PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-283804

(43)Date of publication of application: 15.10.1999

(51)Int.CI.

H01C 7/00 H01C 1/14 H01C 7/04

(21)Application number: 10-086700

(71)Applicant:

MURATA MFG CO LTD

(22)Date of filing:

31.03.1998

(72)Inventor:

KAWAMOTO TETSUYA


SHIMADA MINORU

(54) RESISTOR

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a resistor which reduces the variations in resistance value by making it difficult to generate the effects on a r sistance value by the size of an external electrode and easily forms the external electrode a size suited to surface mounting by facilitating the fine adjustment of the resistance value.

SOLUTION: For a resistor 1, first and second internal electrodes 3 and 4 are formed on the top surface of a thermistor element assembly 2 as a resistor element assembly so as to make ohmic contact with the top surface 2c at a prescribed distance, the electrodes 3 and 4 are coated with an insulated layer 5, first and second through-hole electrodes 6 and 7 are formed so as to pen trate the layer 5, the electrodes 3 and 4 are connected respectively to first and second external electrodes 8 and 9 by the electrodes 6 and 7 and the lectrodes 8 and 9 are not in ohmic contact with respect to the assembly 2.



LEGAL STATUS

[Dat of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Dat of final disposal for application]

[Pat nt number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Dat of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-283804

(43)公開日 平成11年(1999)10月15日


(51) Int. C1. ⁸ H 0 1 C	職別配号 7/00 1/14 ⁻ 7/04		F I H 0 1 C	7/00 B 1/14 Z 7/04
	審査請求 未請求 請求項の数7	OL		(全7頁)
(21)出願番号	特願平10-86700 平成10年(1998)3月31日		(71) 出願人	000006231 株式会社村田製作所 京都府長岡京市天神二丁目26番10号
(C) PARA	, , , , , , , , , , , , , , , , , , , ,		(72)発明者	河本 哲也 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
			(72)発明者	島田 実 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
			(74)代理人	弁理士 宮▼崎▲ 主税 (外1名)

(54) 【発明の名称】抵抗器

(57)【要約】

【課題】 外部電極の寸法による抵抗値への影響が生じ 難く、抵抗値のばらつきが少なく、かつ抵抗値の微調整 を容易に行うことができ、表面実装に適した寸法の外部 電極を容易に形成し得る抵抗器を得る。

【解決手段】 抵抗素体としてのサーミスタ素体2の上面において所定距離を隔てて該上面2cにオーミック接触するように第1,第2の内部電極3,4が形成されており、内部電極3,4が絶縁層5により被覆されており、絶縁層5を貫くように第1,第2のスルーホール電極6,7が形成されており、第1,第2のスルーホール電極6,7により、内部電極3,4が、それぞれ第1,第2の外部電極8,9に接続されており、第1,第2の外部電極8,9がサーミスタ素体2に対してオーミック接触されていない抵抗器1。



10

【特許請求の範囲】

【請求項1】 厚み方向に対向し合っている第1, 第2 の主面を有する抵抗案体と、

前記抵抗素体の第1の主面に形成された絶縁層と、

前記抵抗素体の第1の主面において所定距離を隔ててか つ抵抗素体主面にオーミック接触するように形成された 第1, 第2の内部電極とを備え、該第1, 第2の内部電 極が、絶縁層によって被覆されて埋設されており、

前記絶縁層を厚み方向に貫くように形成されており、一 端が第1. 第2の内部電極にそれぞれ接続されており、 他端が絶縁層外表面に露出されている第1, 第2のスル ーホール電極と、

前配第1、第2のスルーホール電極の他端にそれぞれ電 気的に接続されるように、かつ抵抗素体にオーミック接 触しないように抵抗器外表面に形成された第1, 第2の 外部電極とをさらに備えることを特徴とする、抵抗器。

【 請求項2 】 前記抵抗素体内に埋設された第3の内部 電極をさらに備える、請求項1に記載の抵抗器。

【請求項3】 前記抵抗緊体の第2の主面に形成された 第2の絶縁層をさらに備える、請求項1または2に記載 20 が互いの先端が所定距離を隔てて対向されている。 の抵抗器。

【請求項4】 前記抵抗案体の第2の主面に、所定距離 を隔ててかつ抵抗素体にオーミック接触するように形成 された第3,第4の内部電極をさらに備え、第3,第4 の内部電極が前記第2の絶縁層により被覆されて埋設さ れており、かつ第3,第4の内部電極に一端が、第1, 第2の外部電極に他端がそれぞれ接続された第3,第4 のスルーホール電極が第2の絶縁層を貫くように形成さ れている、請求項3に記載の抵抗器。

を結んでおりかつ互いに対向されている第1, 第2の端 面及び第1, 第2の側面を有し、

前記第1, 第2の外部電極が、それぞれ、第1, 第2の 端面を被覆するようにかつ絶縁層及び第2の絶縁層の外 表面に至るように形成されている請求項1~4のいずれ かに記載の抵抗器。

【請求項6】 前記抵抗素体がセラミックスにより構成 されており、前配絶縁層が抵抗素体主面に焼き付けられ たガラス層により構成されている、請求項1~5のいず れかに記載の抵抗器。

【請求項7】 前記抵抗素体が、サーミスタ素体であ り、それによってサーミスタが構成されている、請求項 1~6のいずれかに記載の抵抗器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、固定抵抗やサーミ スタなどの抵抗器に関し、より詳細には、抵抗値を取り 出すための電極構造が改良された抵抗器に関する。

[0002]

【従来の技術】従来、温度検知や電子回路の温度補償な 50 型サーミスタが提案されている。このチップ型サーミス

どにチップ型サーミスタが広く用いられている。この種 のチップ型サーミスタの一例を、図8に示す。

【0003】チップ型サーミスタ51は、半導体セラミ ックスよりなるサーミスタ素体52の対向し合う端面5 2a. 52bに第1. 第2の外部電極53. 54をそれ ぞれ形成した構造を有する。外部電極53,54は、端 面52a,52bを覆うだけでなく、サーミスタ案体5 2の上面52c、下面52d及び両側面(図示されず)~ に至るように形成されており、それによってプリント回 路基板などへの表面実装が容易とされている。

【0004】同様の外部電極を有するチップ型サーミス タとして、図9に示すチップ型サーミスタ55及び図1 0に示すチップ型サーミスタ56も知られている。チッ プ型サーミスタ55では、サーミスタ素体52内におい て、複数の内部電極57a~57dがサーミスタ素体層 を介して重なり合うように配置されている。また、チッ プ型サーミスタ56では、サーミスタ素体52内におい て、第1の外部電極53に接続された内部電極58a と、第2の外部電極54に接続された内部電極58bと

【0005】チップ型サーミスタ51,55,56で は、表面実装を容易とするために、第1, 第2の外部電 極53、54が、サーミスタ案体52の上面52c、下 面52d及び両側面にも至るように形成されていた。し かしながら、上記外部電極53,54のサーミスタ素体 52の上面52c、下面52d及び両側面に至っている 部分の長さし(これを以下、外部電極の被り深さしと表 現する)により抵抗値がばらつくという問題があった。 すなわち、上記外部電極の被り深さしのばらつきによ 【請求項5】 前記抵抗案体が、前記第1,第2の主面 30 り、目的とする抵抗値から抵抗値がずれるという問題が

> 【0006】さらに、外部電極53,54は、導電ペー ストの塗布・焼付け等により形成されているが、高精度 に形成することが困難であった。従って、外部電極5 3. 54自体の寸法精度のばらつきによっても、抵抗値 のばらつきが大きくなり、抵抗値の偏差の狭い製品を得 ようとした場合歩留りが低下するという問題があった。 【0007】加えて、上記外部電極53,54の被り深 さしを変更した場合、表面実装時にツームストンと称さ 40 れている現象、すなわちチップ型サーミスタ51,5 5,56が一方の外部電極を下方として直立する現象が 生じたり、表面実装時に溶融半田を利用した位置ずれの 自己補正が的確に行われなかったりする。従って、上記 外部電極53,54の被り深さしを、抵抗値の調整のた めだけに変更し難かった。例えば、L寸法を小さくした 場合、自動機を用いてプリント回路基板上に髙精度に実 装することができなくなることがあった。

【0008】他方、上記のような外部電極53,54の 被り深さしの影響による抵抗値の変動が生じ難いチップ タを図11に示す。

【0009】チップ型サーミスタ59では、サーミスタ 寮体52の上面52c,下面52d及び両側面にガラス を焼き付けることにより絶縁層60が形成されている。 外部電極53,54は、サーミスタ素体52の端面52 a、52bを覆い、絶縁層60の外表面に至るように形 成されている。従って、チップ型サーミスタ51,5 5,56と同様にプリント回路基板などに外部電極5 3.54を利用して容易に表面実装することができる。 【0010】しかも、外部電極53,54は、端面52 10 が形成されている。 a, 52bにおいてのみサーミスタ素体52と接続され ているので、すなわち端面52a,52b以外のサーミ スタ素体面との間には絶縁層60が介在されている。す なわち、チップ型サーミスタ59では、端面52a,5 2 b の面積、あるいはサーミスタ素体 5 2 の 厚みが抵抗 値を支配する。従って、外部電極53,54の被り深さ Lの影響を受け難い。

[0011]

【発明が解決しようとする課題】しかしながら、チップ 型サーミスタ59において抵抗値を調整するには、端面 20 縁層を貫くように形成されている。 52a、52bの面積あるいはサーミスタ素体52の厚 みを変化させる必要があった。従って、抵抗値を微妙に 調整する必要がある場合、抵抗値を容易に調整すること ができず、従って目的とする抵抗値どおりのチップ型サ ーミスタ59を容易に得ることができなかった。すなわ ち、抵抗値調整に際し、サーミスタ素体52の厚みを変 化したりする必要があるため、製造工程が複雑となり、 コストが高くつくという問題があった。

【0012】加えて、サーミスタ索体52の厚みを変化 させると、チップの外形が変更されることになるため、 自動機によりプリント回路基板などに実装する際に自動 機のノズル等を調整しなければならなくなるという問題 もあった。

【0013】上記のような問題は、サーミスタだけでな く、一対の端面から上面、下面及び側面等に至る外部電 極を備えた他のチップ型抵抗器においても同様であっ た。本発明の目的は、外部電極の大きさによる抵抗値の ばらつきが生じ難く、目的とする抵抗値を容易に実現す ることができ、かつ抵抗値の微調整を容易に行い得る抵 抗器を提供することにある。

[0014]

【課題を解決するための手段】請求項1に記載の発明に 係る抵抗器は、厚み方向に対向し合っている第1, 第2 の主面を有する抵抗素体と、前配抵抗素体の第1の主面 に形成された絶縁層と、前記抵抗素体の第1の主面にお いて所定距離を隔ててかつ抵抗素体主面にオーミック接 触するように形成された第1, 第2の内部電極とを備 え、該第1, 第2の内部電極が、絶縁層によって被覆さ れて埋設されており、前配絶縁層を厚み方向に貫くよう に形成されており、一端が第1, 第2の内部電極にそれ 50 i-Crよりなり、サーミスタ素体2の上面2cにオー

ぞれ接続されており、他端が絶縁層外表面に露出されて いる第1、第2のスルーホール電極と、前記第1、第2 のスルーホール電極の他端にそれぞれ電気的に接続され るように、かつ抵抗素体にオーミック接触しないように 抵抗器外表面に形成された第1. 第2の外部電極とをさ らに備えることを特徴とする。

【0015】請求項2に記載の発明では、上記抵抗案体 内に第3の内部電極が埋設されている。請求項3に配載 の発明では、上記抵抗索体の第2の主面に第2の絶縁層

【0016】 請求項4に記載の発明では、上記抵抗素体 の第2の主面側においても、第1の主面側の構造と同じ 構造が形成されている。 すなわち、抵抗素体の第2の主 面に、所定距離を隔ててかつ抵抗素体2をオーミック接 触するように第3、第4の内部電極が形成されており、 第3, 第4の内部電極が上記第2の絶縁層により被覆さ れて埋設されている。さらに、第3,第4の内部電極に 一端が、第1, 第2の外部電極に他端がそれぞれ接続さ れるように、第3、第4のスルーホール電極が第2の絶

【0017】請求項5に記載の発明では、前記抵抗索体 が、前記第1, 第2の主面を結んでおりかつ互いに対向 されている第1、第2の端面及び第1、第2の側面を有 し、前配第1, 第2の外部電極が、それぞれ、第1, 第 2の端面を被覆するように絶縁層及び第2の絶縁層の外 表面に至るように形成されている。

【0018】請求項6に記載の発明では、上記抵抗案体 がセラミックスにより構成されており、上記絶縁層が、 該抵抗素体主面に焼き付けられたガラス層により構成さ 30 れている。請求項7に記載の発明では、上記抵抗素体が サーミスタ案体であり、それによってサーミスタが構成 されている。

[0019]

【発明の実施の形態】以下、本発明の非限定的な実施例 を挙げることにより、本発明を明らかにする。

【0020】図1は、本発明の第1の実施例に係るチッ プ型負特性 (NTC) サーミスタを説明するための断面 図であり、図2はその外観を示す斜視図である。チップ 型NTCサーミスタ1は、負の抵抗温度特性を有する半 40 導体セラミックスにより構成された矩形板状のサーミス タ寮体2を有する。

【0021】サーミスタ素体2は、互いに対向された第 1、第2の端面2a, 2b、第1の主面としての上面2 c、第2の主面としての下面2d及び側面2e, 2f (図2参照)を有する。

【0022】サーミスタ素体2の上面2c上には、所定 距離を隔てて第1、第2の内部電極3、4が形成されて いる。第1, 第2の内部電極3, 4は、例えば、Ag、 Ag-Pd、Pd、Au、Pt、Cu、Cr、Ni、N ミック接触されている。

【0023】内部電極3,4は、上記金属をサーミスタ 素体2の上面2c上に、蒸着、メッキもしくはスパッタ リングなどの適宜の薄膜形成法により付与することによ り形成されている。もっとも、内部電極3, 4の形成方・ 法は特に限定されるものではなく、導電ペーストの途布 ・焼付け等により形成されていてもよい。

【0024】また、サーミスタ案体2の上面2cを覆う ように、かつ第1、第2の内部電極3、4が埋設される ように、サーミスタ素体2の上面2c上に絶縁層5が形 10 することができ、従って高精度に形成することができ 成されている。 絶縁層 5 は、本実施例では、ガラスペー ストを塗布し、焼き付けることにより形成されている。 【0025】絶縁層5を貫くように、第1, 第2のスル ーホール電極6,7が形成されている。スルーホール電 極6は、その下端が内部電極3に接続されるように形成 されており、上端は絶縁層5の上面に解出されている。 同様に、スルーホール電極7は、下端が第2の内部電極 4に接続されており、上端が絶縁層5の上面に露出され

【0026】スルーホール電極6,7は、絶縁層5を構20 成するガラスグリーンシートを用意する際に、該ガラス グリーンシートに貫通孔を形成し、該貫通孔に導電ペー ストを充填することにより形成することができる。この 場合、絶縁層5を焼き付ける工程は、サーミスタ素体2 を得る工程と同時に行ってもよい。すなわち、先ず複数 枚のセラミックグリーンシートを積層し、得られた積層 体の上面に内部電極3, 4を形成した後、上記導電ペー ストが充填された賃通孔を有するガラスグリーンシート を積層し、焼成することにより、サーミスタ素体2及び 絶縁層5の焼成と同時にスルーホール電極6, 7を完成 30 させてもよい。

【0027】あるいは、サーミスタ素体2として、予め 焼成されたセラミック焼結体を用意し、その上面に内部 電極3, 4を形成した後、上記ガラスグリーンシートを 積層し、焼き付けることにより、絶縁層 5 の焼付けとス ルーホール電極6,7の焼成とを完了してもよい。

【0028】チップ型NTCサーミスタ1では、第1, 第2の外部電極8, 9が、端面2a, 2bを覆うように 形成されている。外部電極8,9は、導電ペーストの塗 布・焼付けにより形成されており、端面2a,2b上だ 40 4Aを覆うように、第2の絶縁層5Aが形成されてい けでなく、サーミスタ素体2の下面2d、両側面2e, 2f及び絶縁層5の上面にも至るように形成されてい る。そして、絶縁層5の上面に至る部分において、外部 電極8, 9が、スルーホール電極6, 7の上端にそれぞ れ電気的に接続されている。

【0029】なお、外部電極8,9を構成する電極材料 としては、サーミスタ素体2にオーミック接触し得ない 材料が用いられている。例えば、サーミスタ案体2が、 Mn、Co、Ni系半導体セラミックスにより構成され ている場合、電極8,9を構成する電極材料としては、 50 は、端面2a,2b及び両側面には至らないように形成

Alなどの卑金風などを用いることができる。

【0030】従って、チップ型NTCサーミスタ1の抵 抗値は、内部電極3、4間で取り出される抵抗値とな る。すなわち、外部電極8、9と、サーミスタ案体2と はオーミック接触していないので、外部電極8,9の被 り深さしや、端面2a, 2bの大きさによって、抵抗値 がほとんど影響されない。

【0031】他方、内部電極3,4は、サーミスタ素体 2の上面において上述した適宜の方法により容易に形成 る。よって、チップ型NTCサーミスタ1では、抵抗値 の精度を高めることができ、かつその抵抗値の調整につ いても内部電極3, 4の寸法及び内部電極3, 4間の距 離とを変更するだけで容易に行うことができる。

【0032】加えて、外部電極8, 9の被り深さしが抵

抗値に影響し難いため、該被り深さしを表面実装が容易 に行い得るように十分に大きくすることができる。ま た、自動機による実装に際しての最適な長さを有するよ うに上記外部電極被り深さしを設定することができる。 【0033】図3~図7は、本発明の他の実施例に係る 各チップ型NTCサーミスタを説明するための断面図で あり、第1の実施例について示した図1に相当する図で ある。以下の実施例においては、第1の実施例と同一部

【0034】図3に示すチップ型NTCサーミスタ11 では、サーミスタ素体2の第2の主面としての下面2d 上に第2の絶縁層5Aが形成されている。このように、 本発明においては、サーミスタ素体2の対向し合う第 1, 第2の主面の双方に絶縁層5, 5Aを形成してもよ

分については、同一の参照番号を付することにより、そ

の説明を省略することとする。

【0035】絶縁層5Aが形成されているため、チップ 型NTCサーミスタ1では、外部電極8、9は、下面2 d 側においては絶縁層 5 A上に至るように形成されてい る。図4に示すチップ型NTCサーミスタ12では、サ ーミスタ素体2の下面2d側においても、第1の実施例 と同様の電極構造が構成されている。 すなわち、第2の 主面としての2 d上に、第3, 第4の内部電極3A, 4 Aが形成されており、かつ第3,第4の内部電極3A, る。また、絶縁層5Aを貫くように第3,第4のスルー ホール電極6A,7Aが形成されている。スルーホール 電極6A, 7Aの上端は第3, 第4の内部電極3A, 4 Aにそれぞれ接続されており、下端は絶縁層5Aの下面 に露出されている。スルーホール電極 6 A, 7 Aの下端 は、外部電極8,9に電気的に接続されている。

【0036】また、図5に示す第4の実施例に係るチッ プ型NTCサーミスタ13では、サーミスタ案体2内に 第3の内部電極14が埋設されている。内部電極14

されている。このようち、非接続型の第3の内部電極1 4を形成することにより、第1の実施例のチップ型NT Cサーミスタ1に比べて低抵抗のNTCサーミスタを提 供することができる。

【0037】また、チップ型NTCサーミスタ13にお いても、第1の実施例のチップ型NTCサーミスタ1と 同様に種々変形することができる。 すなわち、図6に示 `すチップ型NTCサーミスタ15のように、サーミスタ 素体2の下面に第2の絶縁層5Aを形成してもよい。同 に、サーミスタ案体2の下面2d側に、第3,第4の内 部電極3A、4A、第2の絶縁層5A及び第3, 第4の スルーホール電極6A, 7Aを形成してもよい。

【0038】また、サーミスタ素体2内に形成される第 3の内部電極の数及び配置についても図示のものに限定 されず、2以上の第3の内部電極をサーミスタ案体2内 において同一高さ位置あるいは異なる高さ位置に形成し てもよい。また、サーミスタ案体2内に複数の第3の内 部電極を配置する場合、サーミスタ素体層を介して重な り合うように配置してもよく、重なり合わないように配 20 置してもよい。すなわち、所望とする抵抗値を実現し得 るように、サーミスタ素体内には、任意の形態で1以上 の第3の内部電極を配置することができる。

【0039】上述した第1~第6の実施例では、絶縁層 5, 5 Aはガラスを焼き付けることにより形成されてい たが、絶縁層5,5Aはガラス以外の他の絶縁性材料、 例えば絶縁性セラミックスや合成樹脂等により構成され ていてもよい。

【0040】また、絶縁層は、サーミスタ素体2の上面 されていたが、絶縁層はサーミスタ素体の側面2e, 2 fに至るように形成されていてもよく、さらに端面2 a, 2bを除く上面2c、下面2d及び側面2e, 2f を覆うように形成されていてもよい。

【0041】第1~第6の実施例では、チップ型NTC サーミスタに応用した例を示したが、本発明は、チップ 型正特性(PTC)サーミスタに適用してもよく、ある いは固定抵抗やバリスタなどの他の抵抗器にも広く適用 することができる。

[0042]

【発明の効果】請求項1に記載の発明に係る抵抗器で は、第1,第2の内部電極が抵抗素体の第1の主面にお いて所定距離を隔てて配置されており、該第1. 第2の 内部電極を埋設するように絶縁層が形成されており、該 絶縁層を貫く第1, 第2のスルーホール電極により第 1, 第2の内部電極がそれぞれ第1, 第2の外部電極に 接続されている。また、第1,第2の外部電極は、抵抗 案体に対してオーミック接触されていない。従って、第 1, 第2の外部電極間において、第1, 第2の内部電極 間で取り出される抵抗値を取り出すことができる。

【0043】従って、第1,第2の外部電極の被り深 さ、すなわち抵抗素体と絶縁層とを積層してなる構造の 両主面及び両側面に至っている部分の畏さにより、抵抗 値がほとんど影響されず、取り出される抵抗値は第1, 第2の内部電極間の抵抗値となる。よって、第1, 第2 の内部電極が、抵抗素体の第1の主面上において適宜の 電極形成方法により容易にかつ高精度に形成され得るの で、抵抗値のばらつきを低減することができる。加え て、抵抗値の微調整についても、第1, 第2の内部電極 様に、図7に示すチップ型NTCサーミスタ16のよう 10 の寸法や第1,第2の内部電極間距離を変更するだけで 容易に行い得る。すなわち、抵抗値の微調整を容易にか つ安価に行い得る。

> 【0044】さらに、第1、第2の外部館極の上配被り 深さが抵抗値にほとんど影響しないので、第1.第2の 外部電極の被り深さについては、表面実装に適した大き さとすることができ、従って実装性能に優れた抵抗器を 提供することができる。

> 【0045】請求項2に記載の発明では、抵抗素体内に 第3の内部電極が埋設されているので、より低い抵抗値 を有する抵抗器を提供することができる。請求項3に記 載の発明では、抵抗累体の第2の主面に第2の絶縁層が 形成されているので、第2の主面側における第1. 第2 の外部電極と抵抗緊体との間の電気的絶縁性をより確実 に確保することができ、それによって第1, 第2の外部 電極の被り深さによる抵抗値の影響をより効果的に抑制 することができる。

【0046】請求項4に記載の発明では、抵抗素体の第 2の主面側において、第2の絶縁層、第3, 第4の内部 電極及び第3、第4のスルーホール電極が形成されてい 2c上に、あるいは下面2c及び下面2dの双方に形成 30 るので、より低い抵抗値を有する抵抗器を構成すること ができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例に係るチップ型NTCサ ーミスタを説明するための縦断面図であり、図2のA-A線に沿う断面図。

【図2】図1に示した実施例のチップ型NTCサーミス タの外観を示す斜視図。

【図3】本発明の第2の実施例に係るチップ型NTCサ ーミスタを示す縦断面図。

40 【図4】本発明の第3の実施例に係るチップ型NTCサ ーミスタを示す縦断面図。

【図5】本発明の第4の実施例に係るチップ型NTCサ ーミスタを示す縦断面図。

【図6】本発明の第5の実施例に係るチップ型NTCサ ーミスタを示す縦断面図。

【図7】本発明の第6の実施例に係るチップ型NTCサ ーミスタを示す縦断面図。

【図8】従来のチップ型サーミスタの一例を示す縦断面

【図9】従来のチップ型サーミスタの他の例を示す擬断 50

面図。

【図10】従来のチップ型サーミスタのさらに他の例を示す縦断面図。

【図11】従来のチップ型サーミスタの他の例を示す縦 断面図。

【符号の説明】

1…チップ型NTCサーミスタ

2…サーミスタ素体

2 a …第1の端面

2 b…第2の端面

2c…第1の主面としての上面

2 d…第2の主面としての下面


2 e, 2 f…側面

3…第1の内部電極

3 A…第3の内部電極

4…第2の内部電極

【図1】



4 A…第4の内部電極

5…絶縁層

5 A…第2の絶縁層

6…第1のスルーホール電極

6 A…第3のスルーホール電極

10

7…第2のスルーホール電極

7A…第4のスルーホール電極

8…第1の外部電極

9…第2の外部電極

10 11…チップ型NTCサーミスタ

12…チップ型NTCサーミスタ


13…チップ型NTCサーミスタ

14…第3の内部電極


15…チップ型NTCサーミスタ

16…チップ型NTCサーミスタ


[図2]




[図3]




【図4】




[図5]




[図7]




【図9】




【図11】



【図6】



[図8]



【図10】

